Data/hora: 07/06/2024 02:21:51

Biblioteca(s): | Embrapa Agricultura Digital.
Data corrente: | 02/07/1996
Data da última atualização: | 16/08/2007
Autoria: | SANTOS, R. R. dos; CAVALHEIRO, G. G. H.; NAVAUX, P. O. A.
Título: | Um sistema de E/S para uma arquitetura matricial.
Ano de publicação: | 1995
Fonte/Imprenta: | In: SIMPÓSIO BRASILEIRO DE ARQUITETURA DE COMPUTADORES - PROCESSAMENTO DE ALTO DESEMPENHO, 7.; CONGRESSO BRASILEIRO DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 15., 1995, Canela. Anais... Porto Alegre: UFRGS, Instituto de Informática,1995.
Páginas: | p.108-120.
Idioma: | Português
Conteúdo: | Este trabalho analisa aspectos de desempenho de um processador matricial e busca uma forma mais eficiente de realizar o processo de E/S de dados nesta arquitetura. A placa NCR-GAPP e composta por um conjunto de 144 elementos de processamento, com memoria local, conectados entre si sob topologia de interconexao do tipo mesh 12x12, com wraparound cilindrico. Experimentos realizados comprovaram que o processo de E/S  de dados consome grande parte do tempo de processamento de uma aplicacao e prejudica o desempenho do sistema como um todo. Um novo sistema de E/S e proposto e os resultados esperados sao confrontados frente aos indices de desempenho obtidos atraves do sistema original.
Categoria do assunto: | --
Registro original: | Embrapa Agricultura Digital (CNPTIA)
Exemplares: | CNPTIA - (3419-1) - ADD - PL - -- - 004.36 - SIM - 1995.00007 - DIS